一、 同步时序逻辑电路的计划办法
　　同步时序逻辑电路的计划是剖析的逆进程,其使命是根据实习逻辑疑问的恳求，计划出能完毕给定逻辑功用的电路。首要介绍用触发器和门电路计划同步时序逻辑电路的办法。
　　计划进程：
　　1、根据计划恳求和给定条件，进行逻辑笼统，得出电路的初始状况改换图或改换表。
　　① 剖析给定的逻辑疑问，断定输入变量、输出变量及该电路应包括的状况，并用字母a、b、c…或S0、S1、S2 …等标明；
　　② 别离以上述状况为现态，查询在每一个或许的输入组协效果下，应转入哪个状况及相应的输出；
　　2、状况化简---如有等价状况则兼并之
　　等价状况—在初始状况图中，如有两个或两个以上的状况，在一样的条件下，不只需一样的输出，并且向同一个状况改换，则这些状况是等价的，可以兼并。
　　3、状况分配（状况编码）
　　根据电路包括的M个状况，断定触发器的类型和数目N。∵N个触发器共有2n种状况组合，∴取 2n-1＜M＜2n
　　其次，要给每个电路状况规矩对应的触发器状况组合，每组触发器的状况组合都是一组二值代码，所以，该进程又称状况编码。
　　4、求出电路的状况方程、煽动方程和输出方程。
　　5、根据得到的方程式画出逻辑图。
　　6、查看计划的电路能否自觉起。
　　例. 计划一个带有进位输出端的十三进制计数器.
　　①树立初始状况图、②状况化简、③状况分配：n=4、④选触发器，求时钟、输出、状况、驱动方程：Q3*=Q3Q2'+Q2Q1Q0,Q2*=Q3'Q2Q1'+Q3'Q2Q0'+Q2'Q1Q0,Q1*=Q1'Q0+Q1Q0'，Q0*=Q3'Q0'+Q2'Q0',C=Q3Q2、⑤画电路图、⑥查看电路能否自觉起
　　若选用4个JK触发器，需将状况方程改换成JK触发器特性方程的规范办法，
　　即Q*=JQ′+K′Q,找出驱动方程。
　　比照得到触发器的驱动方程：
　　J3=Q2Q1Q0,K3=Q2；J2=Q1Q0,K2=(Q3'(Q1Q0)')'；J1=Q0,K1=Q0；J0=(Q3Q2)',K0=1。
　　二、 时序逻辑电路中的竞赛—冒险景象
　　分为两类：
　　由组合逻辑电路的竞赛—冒险所构成的使。发生的输出脉冲噪声不只影响全部电路的输出，还或许使存储电路发生误动作。
　　假定存储电路中触发器的输入信号和时钟信号在状况改动时协作不妥，也或许致使触发器误动作。
　　时序逻辑电路由触发器和组合逻辑电路构成，时序逻辑电路的输出不只与输入有关，并且还与电路正本的状况有关。时序逻辑电路的作业状况由触发器存储和标明。
　　时序逻辑电路按时钟操控办法纷歧样分为同步时序逻辑电路和异步时序逻辑电路。前者全部触发器的时钟输入端 CP 连在一同，在同一个时钟脉冲 CP 效果下，凡具有翻转条件的触发器在同一时刻翻转。后者时钟脉冲 CP 只触发有些触发器，别的触发器由电路内部信号触发，因而，其触发器的翻转不在同一输入时钟脉冲效果下同步进行。
　　描写时序电路逻辑功用的办法有逻辑图、状况方程、驱动方程、输出方程、状况改换真值表、状况改换图和时序图等。
　　时序逻辑电路剖析的要害是求出状况方程和状况改换真值表，然后由此剖析时序逻辑电路的功用。
　　计数器是活络记载输入脉冲个数的部件。按计数进制分有：二进制计数器、十进制计数器和恣意进制计数器；按计数增减分有：加法计数器、减法计数器和加/减计数器；按触发器翻转是不是同步分有：同步计数器和异步计数器。计数器除了用于计数外，还常用于分频、守时等。
　　中计划集成计数器功用完善、运用便当活络。功用表是其精确运用的根据。运用中计划集成计数器可很便本地构成N 进制(恣意进制)计数器。其首要办法为：(1) 用同步置零端或置数端获得 N 进制计数器。这时应根据 SN-1 对应的二进制代码写反响函数。(2) 用异步置零端或置数端获得 N 进制计数器。这时应根据 SN 对应的二进制代码写反响函数。(3)需求拓宽计数器容量时，可将多片集成计数器进行级联。
　　寄存器首要用以寄存数码。移位寄存器不光可寄存数码，还能对数码进行移位操作。移位寄存器有单向移位寄存器和双向移位寄存器。集成移位寄存器运用便当、功用全、输入和输出办法活络，功用表是其精确运用的根据。移位寄存器常用于完毕数据的串并行改换，构成环形计数器、扭环计数器和次第脉冲发生器等。

上一篇：减法运算电路

下一篇：逆变电路的类型